Future prospects of NAND flash memory technology\-the evolution from floating gate to charge trapping to 3D stacking

Journal of Nanoscience and Nanotechnology

Volumn 12, Issue 10, 2012, Pages 7604-7618

  Lu, Chih Yuan ^a  

^a MACRONIX INTERNATIONAL CO LTD   (Taiwan)

Author keywords

3D Memory; BE SONOS; Charge Trapping NVM; MANOS; NAND Flash; Scaling Limitation; VG (Vertical Gate) 3D Memory

Indexed keywords

3D MEMORY; BE-SONOS; MANOS; NAND FLASH; SCALING LIMITATION;

CHARGE TRAPPING; FLASH MEMORY; MEMORY ARCHITECTURE; NAND CIRCUITS; NANOTECHNOLOGY; POLYSILICON; THIN FILM TRANSISTORS;

THREE DIMENSIONAL COMPUTER GRAPHICS;

EID: 84870824667     PISSN: 15334880     EISSN: 15334899     Source Type: Journal    
DOI: 10.1166/jnn.2012.6650     Document Type: Review

References (37)

1. C. Y. Lu and H. Kuan, IEEE Nanotechnology Mag. 3, 4 (2009).
2. D. Kahng and S. M. Sze, The Bell System Technical Journal 46, 1288 (1967).
3. R. Fastow, R. Banerjee, P. Bjeletich, A. Brand, H. Chao, J. Gorman, X. Guo, J. B. Heng, N. Koenigsfeld, S. Ma, A. Masad, S. Soss, and B. J. Woo, VLSI Technology, System and Applications (VLSI-TSA) (2008), p. 81.
4. M. Goldman, K. Pangal, G. Naso, A. Goda, International Memory Workshop (IMW) (2011), p. 18.
5. F. Arai, N. Arai, S. Satoh, T. Yaegashi, E. Kamiya, Y. Matsunaga, Y. Takeuchi, H. Kamata, A. Shimizu, N. Ohtami, N. Kai, S. Takahashi, W. Moriyama, K. Kugimiya, S. Miyazaki, T. Hirose, H. Meguro, K. Hatakeyama, K. Shimizu, and R. Shirota, International Electron Devices Meeting (IEDM) (2000), p. 775.
6. J. Hwang, J. Seo, Y. Lee, S. Park, J. Leem, J. Kim, T. Hong, S. Jeong, K. Lee, H. Heo, H. Lee, P. Jang, K. Park, M. Lee, S. Baik, J. Kim, H. Kkang, M. Jang, J. Lee, G. Cho, J. Lee B. Lee H. Jang, S. Park, J. Kim, S. Lee, S. Aritome, S. Hong, and S. Park, International Electron Devices Meeting (IEDM) (2011), p. 9-11.
7. J. R. Power, Y. Gong, G. Tempel, E. O. Andersen, W. Langheinrich, D. Shum, R. Strenz, L. Pescini, R. Kakoschke, K. van der Zanden, and R. Allinger, Non-Volatile Semiconductor Memory Workshop (NVSMW) (2007), p. 27.
8. P. Blomme, M. Rosmeulen, A. Cacciato, M. Kostermans, C. Vrancken, S. Van Aerde, T. Schram, I. Debusschere, M. Jurczak, and J. Van Houdt, VLSI Symposium (2010), p. 129.
9. J. Chen, NCCAVS-TUG, October (2009).
10. K. W. Guarini, C. T. Black, Y. Zhang, I. V. Babich, E. M. Sikorski, L. M. Gignac, International Electron Devices Meeting (IEDM) (2003), p. 541.
11. C. H. Lee, K. I. Choi, M. K. Cho, Y. H. Song, K. C. Park, and K. Kim, International Electron Devices Meeting (IEDM) (2003), p. 613.
12. S. C. Lai, H. T. Lue, C. W. Liao, Y. F. Huang, M. J. Yang, Y. H. Lue, T. B. Wu, J. Y. Hsieh, S. Y. Wang, S. P. Hong, F. H. Hsu, G. L. Luo, C. H. Chien, K. Y. Hsieh, R. Liu, and C. Y. Lu, Nonvolatile Semiconductor Memory Workshop (NVSMW) (2008), p. 101.
13. H. T. Lue, S. Y. Wang, E. K. Lai, Y. H. Shih, S. C. Lai, L. W. Yang, K. C. Chen, J. Ku, K. Y. Hsieh, R. Liu, and C. Y. Lu, International Electron Devices Meeting (IEDM) (2005), p. 555.
14. H. T. Lue, S. Y. Wang, Y. H. Hsiao, E. K. Lai, L. W. Yang, T. Yang, K. C. Chen, K. Y. Hsieh, R. Liu, and C. Y. Lu, International Electron Devices Meeting (IEDM) (2006), p. 495.
15. S. C. Lai, H. T. Lue, M. J. Yang, J. Y. Hsieh, S. Y. Wang, T. B. Wu, G. L. Luo, C. H. Chien, E. K. Lai, K. Y. Hsieh, R. Liu, and C. Y. Lu, Nonvolatile Semiconductor Memory Workshop (NVSMW) (2007), p. 88.
16. H. T. Lue, S. C. Lai, T. H Hsu, P. Y. Du, S. Y. Wang, K. Y. Hsieh, R. Liu, and C. Y. Lu, IEEE Trans. Device, Material and Reliability 10, 222 (2010).
17. H. T. Lue, J. F. Pan, S. Y. Wang, Y. F. Chang, Y. C. Lee, M. H. Liaw, J. Y. Hsieh, L. W. Yang, S. P. Hong, M. T. Wu, F. H. Hsu, N. Z. Lien, T. H. Yang, K. C. Chen, K. Y. Hsieh, R. Liu, and C. Y. Lu, International Reliability Physics Symposium (IRPS) (2010), p. 627.
18. C. C. Hsieh, H. T. Lue, K. P. Chang, Y. H. Hsiao, T. H. Hsu, C. P. Chen, Y. J. Chen, K. F. Chen, C. Lo, T. T. Han, M.S. Chen, W. P. Lu, S. Y. Wang, J. H. Liao, S. P. Hong, F. H. Hsu, T, Yang, K. C. Chen, K. Y. Hsieh, and C. Y. Lu, International Electron Devices Meeting (IEDM) (2010), p. 114.
19. H. T. Lue, T. H. Hsu, S. C. Lai, Y. H. Hsiao, W. C. Peng, C. W. Liao, Y. F. Huang, S. P. Hong, M. T. Wu, F. H. Hsu, N. Z. Lien, S. Y. Wang, L. W. Yang, T. Yang, K. C. Chen, K. Y. Hsieh, R. Liu, and C. Y. Lu, VLSI Symposium (2008), p. 116.
20. H. T. Lue, T. H. Hsu, S. C. Lai, Y. J. Chen, K. F. Chen, C. Lo, I. J. Huang, T. T. Han, M. S. Chen, W. P. Lu, K. C. Chen, C. S. Chang, M. H. Liaw, K. Y. Hsieh, and C. Y. Lu, International Memory Workshop (IMW) (2010), p. 92.
21. C. M. Compagnoni, A. S. Spinelli, R. Gusmeroli, S. Beltrami, A. Ghetti, A. Visconti, IEEE Trans. Electron Devices (2008), p. 2695.
22. Y. H. Hsiao, H. T. Lue, K. Y. Hsieh, R. Liu, and C. Y. Lu, IMW (2009), p. 34.
23. H.-T. Lue, Y.-H. Hsiao, K.-Y. Hsieh, S.-Y.Wang, T. Yang, K.-C. Chen, C.-Y. Lu, International Electron Devices Meeting (IEDM) (2011), pp. 9-2.1-9-2.4.
24. E. K. Lai, H. T. Lue, Y. H. Hsiao, J. Y. Hsieh, C. P. Lu, S. Y. Wang, L. W. Yang, T. Yang, K. C. Chen, J. Gong, K. Y. Hsieh, R. Liu, and C. Y. Lu, International Electron Devices Meeting (IEDM) (2006), p. 41.
25. S. M. Jung, J. Jang, W. Cho, H. Cho, J. Jeong, Y. Chang, J. Kim, Y. Rah, Y. Son, J. Park, M. S. Song, K. H. Kim, J. S. Lim, and K. Kim, IEDM Tech. Dig. (2006), p. 37.
26. H. Tanaka, M. Kido, K. Yahashi, M. Oomura, R. Katsumata, M. Kito, Y. Fukuzumi, M. Sato, Y. Nagata, Y. Matsuoka, Y. Iwata, H. Aochi, and A. Nitayama, VLSI Symposium (2007), p. 14.
27. R. Katsumata, M. Kito, Y. Fukuzumi, M. Kido, H. Tanaka, Y. Komori, M. Ishiduki, J. Matsunami, T. Fujiwara, Y. Nagata, L. Zhang, Y. Iwata, R. Kirisawa, H. Aochi, and A. Nitayama, VLSI Symposium (2009), p. 136.
28. J. Jang, H. S. Kim, W. Cho, H. Cho, J. Kim, S. I. Shim, Y. Jang, J. H. Jeong, B. K. Son, D. W. Kim, K. Kim, J. J. Shim, J. S. Lim, K. H. Kim, S. Y. Yi, J. Y. Lim, D. Chung, H. C. Moon, S. Hwang, J. W. Lee, Y. H. Son, U. I. Chung, and W. S. Lee, VLSI Symposium (2009), p. 192.
29. J. Kim, A. J. Hong, S. M. Kim, E. B. Song, J. H. Park, J. Han, S. Choi, D. Jang, J. T. Moon, and K. L. Wang, VLSI Symposium (2009), p. 186.
30. W. Kim, S. Choi, J. Sung, T. Lee, C. Park, H. Ko, J. Jung, I. Yoo, and Y. Park, VLSI Symposium (2009), p. 188.
31. H. T. Lue, T. H. Hsu, Y. H. Hsiao, S. P. Hong, M. T. Wu, F. H. Hsu, N. Z. Lien, S. Y. Wang, J. Y. Hsieh, L. W. Yang, T. Yang, K. C. Chen, K. Y. Hsieh, and C. Y. Lu, VLSI Symposium (2010), p. 131.
32. S. J. Whang, K. H. Lee, D. G. Shin, B. Y. Kim, M. S. Kim, J. H. Bin, J. H. Han, S. J. Kim, B. M. Lee, Y. K. Jung, S. Y. Cho, C. H. Shin, H. S. Yoo, S. M. Choi, K. Hong, S. Aritome, S. K. Park, and S. J. Hong, International Electron Devices Meeting (IEDM) (2010), p. 668.
33. C. H. Hung, H. T. Lue, K. P. Chang, C. P. Chen, Y. H. Hsiao, S. H. Chen, Y. H. Shih, K. Y. Hsieh, M. Yang, J. Lee, S. Y. Wang, T. H. Yang, K. C. Chen, and C. Y. Lu, VLSI Symposium (2011), p. 68.
34. J. D. Choi and K. S. Seol, VLSI Symposium (2011), p. 178.
35. T. H. Hsu, H. T. Lue, C. C. Hsieh, E. K. Lai, C. P. Lu, S. P. Hong, M. T. Wu, F. H. Hsu, N. Z. Lien, J. Y. Hsieh, L. W. Yang, T. Yang, K. C. Chen, K. Y. Hsieh, R. Liu, and C. Y. Lu, International Electron Devices Meeting (IEDM) (2009), p. 629.
36. A. Hubert, E. Nowak, K. Tachi, V. Maffini-Alvaro, C. Vizioz, C. Arvet, J.-P. Colonna, J.-M. Hartmann, V. Loup, L. Baud, S. Pauliac, V. Delaye, C. Carabasse, G. Molas, G. Ghibaudo, International Electron Devices Meeting (IEDM) (2009), p. 637.
37. Y. Fukuzumi, R. Katsunata, M. Kito, M. Kido, M. Sato, H. Tanaka, Y. Zagata, Y. Matuoka, Y. Iwata, H. Aochi, and A. Nitayama, Optimal integration and characteristics of vertical array devices for ultra-high density, bit-cost scalable flash memory, 2007 IEEE International Electron Devices Meeting (IEDM) Tech. Digest (2007), pp. 449-452.