Effective suppression of Fermi level pinning in polycrystalline-silicon/ high- k gate stack by using polycrystalline-silicon-germanium gate electrode

Applied Physics Letters

Volumn 89, Issue 16, 2006, Pages

  Yu, Xiongfei ^a   Zhu, Chunxiang ^a   Yu, Mingbin ^b  

^a NATIONAL UNIVERSITY OF SINGAPORE   (Singapore)

^b INSTITUTE OF MICROELECTRONICS   (Singapore)

Author keywords

[No Author keywords available]

Indexed keywords

GATES (TRANSISTOR); MOSFET DEVICES; POLYCRYSTALLINE MATERIALS; SEMICONDUCTING SILICON; TRANSCONDUCTANCE;

FERMI LEVEL PINNING; GATE ELECTRODES; OXYGEN VACANCIES;

FERMI LEVEL;

EID: 33750184279     PISSN: 00036951     EISSN: None     Source Type: Journal    
DOI: 10.1063/1.2363144     Document Type: Article

References (15)

1. Y. S. Kim, H. J. Lim, H. S. Jung, J. H. Lee, J. E. Park, S. K. Han, J. H. Lee, S. J. Doh, J. P. Kim, N. I. Lee, Y. Chung, H. Y. Kim, N. K. Lee, S. Ramanathan, T. Seidel, M. Boleslawski, G. Irvine, B. K. Kim, H. H. Lee, and H. K. Kang, Tech. Dig. - Int. Electron Devices Meet. 2004, 511.
2. A. Morioka, H. Watanabe, M. Miyamura, T. Tatsumi, M. Saitoh, T. Ogura, T. Iwamoto, T. Ikarashi, Y. Saito, Y. Okada, H. Watanabe, Y. Mochiduki, and T. Mogami, Tech. Dig.-Symposium on VLSI Technology, 2003, p. 165.
3. X. Yu, C. Zhu, M. Yu, M. F. Li, A. Chin, C. H. Tung, D. Gui, and D. L. Kwong, Tech. Dig. - Int. Electron Devices Meet. 2005, 31.
4. C. Hobbs, L. Fonseca, V. Dhandapani, S. Samavedam, B. Taylor, J. Grant, L. Dip, D. Triyoso, R. Hegde, D. Gilmer, R. Garcia, D. Roan, L. Lovejoy, R. Rai, L. Hebert, H. Tseng, B. White, and P. Tobin, Tech. Dig.-Symposium on VLSI Technology, 2003, p. 9.
5. M. Koyama, Y. Kamimuta, T. Ino, A. Kaneko, S. Inumiya, K. Eguchi, M. Takayanagi, and A. Nishiyama, Tech. Dig. - Int. Electron Devices Meet. 2004, 499.
6. H. S. Jung, J. H. Lee, S. K. Han, Y. S. Kim, H. J. Lim, M. J. Kim, S. J. Doh, M. Y. Yu, N. I. Lee, H. L. Lee, T. S. Jeon, H. J. Cho, S. B. Kang, S. Y. Kim, I. S. Park, D. Kim, H. S. Baik, and Y. S. Chung, Tech. Dig.-Symposium on VLSI Technology, 2005, p. 232.
7. H. J. Li and M. I. Gardner, IEEE Electron Device Lett. 26, 441 (2005).
8. A. Muto, H. Ohji, T. Kawahara, T. Maeda, K. Torii, and H. Kitajima, Extended Abstract of International Workshop on Gate Insulator, 2003, p. 64.
9. D. C. Gilmer, R. Hegde, R. Cotton, R. Garcia, V. Dhandapani, D. Triyoso, D. Roan, A. Franke, R. Rai, L. Prabhu, C. Hobbs, J. M. Grant, L. La, S. Samavedam, B. Taylor, H. Tseng, and P. Tobin, Appl. Phys. Lett. 81, 1288 (2002).
10. C. Lee, J. Choi, M. Cho, D. S. Jeong, C. S. Hwang, and H. J. Kim, Appl. Phys. Lett. 84, 2868 (2004).
11. M. Kadoshima, A. Ogawa, M. Takahashi, H. Ota, N. Mise, K. Iwamoto, S. Migita, H. Fujiwara, H. Satake, T. Nabatame, and A. Toriumi, Tech. Dig.-Symposium on VLSI Technology, 2005, p. 70.
12. W. C. Lee, T. J. King, and C. Hu, Tech. Dig.-Symposium on VLSI Technology, 1998, p. 190.
13. K. Shiraishi, K. Yamada, K. Torii, Y. Akasaka, K. Nakajima, M. Kohno, T. Chikyo, H. Kitajima, and T. Arikado, Tech. Dig.-Symposium on VLSI Technology, 2004, p. 108.
14. H. Takeuchi, H. Y. Wong, D. Ha, and T. J. King, Tech. Dig. - Int. Electron Devices Meet. 2004, 829.
15. T. J. King, J. R. Pfiester, J. D. Shott, J. P. McVittie, and K. C. Saraswat, Tech. Dig. - Int. Electron Devices Meet. 1990, 253.