메뉴 건너뛰기




Volumn PV 2005-05, Issue , 2005, Pages 109-117

High-K gate stack engineering - Towards meeting low standby power and high performance targets

Author keywords

[No Author keywords available]

Indexed keywords

CAPACITANCE ELECTRICAL THICKNESS (CET); GATE STACK ENGINEERING; LOW STANDBY POWER (LSTP);

EID: 31944442762     PISSN: None     EISSN: None     Source Type: Conference Proceeding    
DOI: None     Document Type: Conference Paper
Times cited : (3)

References (18)
  • 4
    • 0842264514 scopus 로고    scopus 로고
    • A. Kerber, et al., IRPS(2003) 41.
    • (2003) IRPS , pp. 41
    • Kerber, A.1
  • 5
    • 0037718399 scopus 로고    scopus 로고
    • A. Kerber et al., IEEE EDL, 24(2), (2003) 87.
    • (2003) IEEE EDL , vol.24 , Issue.2 , pp. 87
    • Kerber, A.1
  • 13
    • 4544337426 scopus 로고    scopus 로고
    • Figure label [1]
    • S. Datta et al., IEDM (2003) 653. (Figure label [1])
    • (2003) IEDM , pp. 653
    • Datta, S.1
  • 14
  • 15
    • 84888788499 scopus 로고    scopus 로고
    • Figure label [3]
    • Y. Tamura et al., VLSI technology (2004) 210. (Figure label [3])
    • (2004) VLSI Technology , pp. 210
    • Tamura, Y.1
  • 16
    • 21644475643 scopus 로고    scopus 로고
    • Figure label [4]
    • S. Samavedam et al., IEDM(2002) 433. (Figure label [4])
    • (2002) IEDM , pp. 433
    • Samavedam, S.1
  • 17
    • 84888768472 scopus 로고    scopus 로고
    • Figure label [5]
    • B. Tavel et al. IEDM (2002) 825. (Figure label [5])
    • (2002) IEDM , pp. 825
    • Tavel, B.1
  • 18
    • 31944444325 scopus 로고    scopus 로고
    • Figure label [6]
    • K. Rim et al., VLSI technology (2002) 119. (Figure label [6])
    • (2002) VLSI Technology , pp. 119
    • Rim, K.1


* 이 정보는 Elsevier사의 SCOPUS DB에서 KISTI가 분석하여 추출한 것입니다.