Interactions entre les risques des produits, des processus de fabrication, des ressources par l'utilisation du concept de typologie Application à une usine de recherche et de production de semi-conducteurs

Journal Europeen des Systemes Automatises

Volumn 40, Issue 6, 2006, Pages 571-591

  Bassetto, Samuel ^a,b   Siadat, Ali ^a   Martin, Patrick ^a  

^a ARTS ET MÉTIERS PARISTECH   (France)

^b STMICROELECTRONICS   (Italy)

Author keywords

FMEA; FMECA; Preliminary risk analysis; Process control; Product process tool links; Risk typologies

Indexed keywords

MATHEMATICAL MODELS; PROCESS CONTROL; PRODUCT DEVELOPMENT; RISK ANALYSIS; SYSTEMS ANALYSIS;

PRELIMINARY RISK ANALYSIS; PRODUCT PROCESS TOOL LINKS; RISK TYPOLOGIES;

AUTOMATION;

EID: 34548068248     PISSN: 12696935     EISSN: None     Source Type: Journal    
DOI: 10.3166/jesa.40.571-591     Document Type: Article

References (19)

1. AFNOR, Customer Specific Requirements (ISO/TS16949) Semiconductor Commodity for use by semiconductor suppliers, Initial release : 03-01-2003, ISO/TS 16949 : 2002, AFNOR.
2. AFNOR, Système de management de la qualité, exigences particulières pour l'application de l'ISO 9001 :2000 pour la production de série et de pièces de rechange dans l'industrie automobile, ISO2002, ANFIA, CCFA/FIEV, VDA, ISO/TS 16949 : 2002, AFNOR.
3. Bassetto S., Hubac S., Siadat A., Martin P., «Méthode outillée employant des connaissances d'experts », Revue Française de Gestion Industrielle, vol. 24, n° 1, 2005.
4. Bernard A., Fabrication Assistée par Ordinateur, Edition collective, Hermès, 2003.
5. Department of defense, Military Standard, Procedure for performing a failure mode effects and criticality analysis, MILDTD-1629A, Washington, 1980.
6. Feng S., Zhang Y., "Conceptual Process Planning - a definition and functional decomposition", Manufacturing Science and Engineering, in the Proceedings of the International Mechanical Engineering Congress and Exposition, vol. 10, 1999, p. 97-106.
7. Gandon F., Ontology Engineering : A survey and a return on experience, Rapport de Recherche no 4396, INRIA, Mars 2002.
8. Garin H., AMDEC/MADE/AEEL, L'essentiel de la méthode, Collection A SAVOIR, 1994.
9. Kmenta S., Cheldelin B., Ishii K., "Assembly FMEA: A simplified Method for Identifying assembly errors", ASME International Mechanical Engineering Congress and Exposition Proceedings, Washington, D.C. November 2003.
10. th edition, John Wiley & Sons, Inc, 2001.
11. Mortureux Y., Analyse Préliminaire des Risques, Techniques de l'ingénieur, volume SE 4050, 2002.
12. Mortureux Y., Arbres de défaillance, de causes, et d'évènements, Techniques de l'ingénieur, volume SE 4010, 2001.
13. Pillet M., La maîtrise statistique des procédé s, Editions d'Organisation, 2001.
14. Ridoux M., AMDEC Moyen, Techniques de l'ingénieur, volume AG 4220, 2001.
15. Skotnicki T., Circuits intégrés CMOS sur silicium, Techniques de l'Ingénieur, traité Electronique volume E2432, 2001.
16. Skotnicki T., Transistor MOS et sa technologie de fabrication, Techniques de l'Ingénieur, traité Electronique, volume E2430, 2001.
17. Theos P.C., Case Keith, "Failure Modes and Effects Analysis through knowledge modelling", Journal of materials processing technology, Elsevier, 2004.
18. Turner Irem Y., Robert B. Stone, "Mapping function to failure mode during component development", Research in Engineering Design, Proceedings of the 2001 DETC Conference, 2001.
19. Wolf S., Tauber R.N., Silicon Processing for VLSI Era, Volume 1- Process technology, Second Edition, Lattice Press, Sunset Beach California, 2000.