메뉴 건너뛰기





Volumn , Issue , 2001, Pages 29-36

Runtime and quality tradeoffs in FPGA placement and routing

Author keywords

Computer aided Design; Fast CAD for FPGAs; FPGAs; Placement; Routing

Indexed keywords

ALGORITHMS; COMPUTER AIDED DESIGN; QUALITY CONTROL; ROUTERS;

EID: 0035007653     PISSN: None     EISSN: None     Source Type: Conference Proceeding    
DOI: 10.1145/360276.360294     Document Type: Conference Paper
Times cited : (58)

References (13)
  • Reference 정보가 존재하지 않습니다.

* 이 정보는 Elsevier사의 SCOPUS DB에서 KISTI가 분석하여 추출한 것입니다.