메뉴 건너뛰기





Volumn 6, Issue , 1999, Pages 3517-3520

New hardware-efficient algorithm and architecture for the computation of 2-D DCT on a linear systolic array

Author keywords

[No Author keywords available]

Indexed keywords

COMPUTATIONAL COMPLEXITY; FAST FOURIER TRANSFORMS; MATRIX ALGEBRA; SYSTOLIC ARRAYS; VLSI CIRCUITS;

EID: 0032681819     PISSN: 07367791     EISSN: None     Source Type: Conference Proceeding    
DOI: None     Document Type: Article
Times cited : (2)

References (6)
  • Reference 정보가 존재하지 않습니다.

* 이 정보는 Elsevier사의 SCOPUS DB에서 KISTI가 분석하여 추출한 것입니다.