메뉴 건너뛰기





Volumn , Issue , 1996, Pages 288-297

Reconfiguration and yield for TESH: A new hierarchical interconnection network for 3-D integration

Author keywords

[No Author keywords available]

Indexed keywords

HIERARCHICAL SYSTEMS; MULTIPROCESSING SYSTEMS; PROGRAM PROCESSORS; ULSI CIRCUITS; VLSI CIRCUITS;

EID: 0030401920     PISSN: 10632204     EISSN: None     Source Type: Conference Proceeding    
DOI: None     Document Type: Conference Paper
Times cited : (10)

References (10)
  • Reference 정보가 존재하지 않습니다.

* 이 정보는 Elsevier사의 SCOPUS DB에서 KISTI가 분석하여 추출한 것입니다.